PLL: Yes, 주목적: SONET/SDH, 입력: CMOS, 산출: CML, CMOS, 회로 수: 1, 비율-입력 : 출력: 3:3,
PLL: Yes, 주목적: Telecom, 입력: CML, CMOS, Crystal, 산출: CML, CMOS, 회로 수: 1, 비율-입력 : 출력: 4:3,
PLL: Yes, 주목적: SONET/SDH/PDH, 입력: Clock, Crystal, 산출: Clock, 회로 수: 1, 비율-입력 : 출력: 3:12,
PLL: Yes, 주목적: Ethernet, SONET/SDH, Stratum, Telecom, 입력: Clock, 산출: Clock, 회로 수: 1, 비율-입력 : 출력: 13:12,
PLL: Yes, 주목적: Ethernet, Fibre Channel, SONET/SDH, 입력: Clock, Crystal, 산출: LVCMOS, LVPECL, 회로 수: 1, 비율-입력 : 출력: 12:16,
PLL: Yes, 주목적: Ethernet, Fibre Channel, SONET/SDH, Stratum, 입력: Clock, 산출: LVCMOS, LVPECL, 회로 수: 1, 비율-입력 : 출력: 11:16,
PLL: Yes, 주목적: T1/E1, 입력: Clock, Crystal, 산출: Clock, 회로 수: 1, 비율-입력 : 출력: 3:10,
PLL: Yes, 주목적: Ethernet, SONET/SDH, Stratum, Telecom, 입력: CMOS, LVDS, LVPECL, TTL, 산출: CMOS, LVDS, LVPECL, TTL, 회로 수: 1, 비율-입력 : 출력: 5:2,
PLL: Yes, 주목적: Ethernet, SONET/SDH, ATM applications, 입력: Clock, 산출: CML, 회로 수: 1, 비율-입력 : 출력: 1:2,
PLL: No, 주목적: Ethernet, SONET/SDH/PDH, Telecom, 입력: CML, CMOS, LVDS, LVPECL, 산출: CML, CMOS, LVDS, LVPECL, 회로 수: 1, 비율-입력 : 출력: 2:2,
PLL: Yes, 주목적: Ethernet, Fibre Channel, PCI Express (PCIe), Telecom, 입력: CML, CMOS, HCSL, HSCL, HSTL, LVDS, LVPECL, SSTL, Crystal, 산출: HCSL, HSTL, LVCMOS, LVDS, LVPECL, SSTL, 회로 수: 1, 비율-입력 : 출력: 2:4,
PLL: Yes, 주목적: Ethernet (WAN), SONET/SDH/STM, Video, 입력: Clock, 산출: CML, CMOS, LVDS, LVPECL, 회로 수: 1, 비율-입력 : 출력: 2:2,
PLL: Yes, 주목적: 3G, Ethernet, PCI, SONET/SDH, Wireless systems, 입력: Clock, 산출: CML, CMOS, LVDS, LVPECL, 회로 수: 1, 비율-입력 : 출력: 2:2,
PLL: Yes, 주목적: SONET/SDH, ATM applications, 입력: Clock, 산출: CML, 회로 수: 1, 비율-입력 : 출력: 1:2,
PLL: No, 주목적: GPON Optical Line Terminal (OLT) Receivers, 입력: LVPECL, 산출: LVPECL, 회로 수: 1, 비율-입력 : 출력: 1:1,
PLL: Yes, 주목적: T1/E1, 입력: Clock, 산출: Clock, 회로 수: 1, 비율-입력 : 출력: 2:2,
PLL: Yes, 주목적: Time Measurement, 입력: LVCMOS, LVDS, 산출: LVDS, 회로 수: 1, 비율-입력 : 출력: 5:9,
PLL: Yes, 주목적: Memory, DDR, SDRAM, 입력: Clock, 산출: Clock, 회로 수: 1, 비율-입력 : 출력: 1:10,
PLL: No, 주목적: Video Genlock, 입력: LVCMOS, LVTTL, Crystal, 산출: LVCMOS, LVDS, LVTTL, 회로 수: 1, 비율-입력 : 출력: 5:11,
PLL: No, 주목적: Video Genlock, 입력: LVCMOS, LVTTL, Crystal, 산출: LVCMOS, LVDS, LVTTL, 회로 수: 1, 비율-입력 : 출력: 5:14,
