PLL: Yes, 주목적: Ethernet, SONET/SDH, Stratum, 입력: Clock, 산출: Clock, 회로 수: 1, 비율-입력 : 출력: 3:4,
PLL: Yes, 주목적: Ethernet, SONET/SDH, Stratum, 입력: Clock, 산출: HCSL, LVCMOS, LVDS, LVPECL, 회로 수: 1, 비율-입력 : 출력: 4:20,
PLL: Yes, 주목적: Ethernet, Fibre Channel, SONET/SDH, 입력: Clock, 산출: LVCMOS, LVPECL, 회로 수: 1, 비율-입력 : 출력: 8:16,
PLL: Yes, 주목적: Ethernet, SONET/SDH, Stratum, 입력: LVCMOS, 산출: LVCMOS, LVPECL, 회로 수: 1, 비율-입력 : 출력: 13:14,
PLL: Yes, 주목적: SONET/SDH, 입력: CMOS, 산출: CML, CMOS, 회로 수: 1, 비율-입력 : 출력: 3:3,
PLL: Yes, 주목적: Ethernet, SONET/SDH, Telecom, 입력: Clock, 산출: Clock, 회로 수: 1, 비율-입력 : 출력: 6:4,
PLL: Yes, 주목적: Ethernet, SONET/SDH, Telecom, 입력: LVCMOS, LVPECL, 산출: LVCMOS, LVPECL, 회로 수: 1, 비율-입력 : 출력: 2:6,
PLL: Yes, 주목적: Ethernet, SONET/SDH, 입력: LVCMOS, 산출: LVCMOS, LVPECL, 회로 수: 1, 비율-입력 : 출력: 11:11,
PLL: Yes, 주목적: DS-1, E-1, 입력: Clock, 산출: Clock, 회로 수: 1, 비율-입력 : 출력: 2:10,
PLL: Yes, 주목적: Ethernet, SONET/SDH, Stratum, Telecom, 입력: Clock, 산출: Clock, 회로 수: 1, 비율-입력 : 출력: 6:4,
PLL: Yes, 주목적: Ethernet, PCI Express (PCIe), 입력: Clock, Crystal, 산출: HCSL, LVCMOS, LVDS, LVPECL, 회로 수: 1, 비율-입력 : 출력: 2:5,
PLL: Yes, 주목적: Ethernet, Fibre Channel, SONET/SDH, 입력: Clock, Crystal, 산출: LVCMOS, LVPECL, 회로 수: 1, 비율-입력 : 출력: 12:16,
PLL: Yes, 주목적: Ethernet, SONET/SDH, Stratum, 입력: LVCMOS, 산출: LVCMOS, LVPECL, 회로 수: 1, 비율-입력 : 출력: 13:12,
PLL: Yes, 주목적: Ethernet, SONET/SDH, 입력: CMOS, TTL, Crystal, 산출: CML, CMOS, TTL, 회로 수: 1, 비율-입력 : 출력: 3:10,
PLL: Yes, 주목적: Ethernet, Fibre Channel, SONET/SDH, Stratum, 입력: Clock, 산출: LVCMOS, LVPECL, 회로 수: 1, 비율-입력 : 출력: 11:16,
PLL: Yes, 주목적: Intel CPU, SATA CPU, 입력: Crystal, 산출: Clock, 회로 수: 1, 비율-입력 : 출력: 1:20,
PLL: No, 주목적: Intel CPU, PCI Express (PCIe), 산출: Clock, 회로 수: 1,
PLL: Yes, 주목적: Ethernet, Fibre Channel, PCI Express (PCIe), Telecom, 입력: CML, CMOS, HCSL, HSCL, HSTL, LVDS, LVPECL, SSTL, Crystal, 산출: HCSL, HSTL, LVCMOS, LVDS, LVPECL, SSTL, 회로 수: 1, 비율-입력 : 출력: 4:4,
PLL: Yes, 주목적: Ethernet (WAN), SONET/SDH/STM, Video, 입력: Clock, 산출: CML, CMOS, LVDS, LVPECL, 회로 수: 1, 비율-입력 : 출력: 2:2,
PLL: Yes, 주목적: Ethernet, SONET/SDH, 입력: Clock, Crystal, 산출: CML, CMOS, LVDS, LVPECL, 회로 수: 1, 비율-입력 : 출력: 1:1,
PLL: Yes with Bypass, 주목적: Ethernet, SONET/SDH, 입력: LVDS, LVPECL, 산출: LVDS, LVPECL, 회로 수: 1, 비율-입력 : 출력: 1:2,
PLL: Yes, 주목적: Ethernet, SONET/SDH, 입력: LVCMOS, LVPECL, LVTTL, 산출: LVCMOS, LVPECL, LVTTL, 회로 수: 1,
PLL: Yes, 주목적: Ethernet, SONET/SDH, ATM OC-3, 입력: PECL, 산출: PECL, 회로 수: 1, 비율-입력 : 출력: 1:3,
PLL: Yes, 주목적: Ethernet, SONET/SDH, ATM applications, 입력: PECL, TTL, 산출: PECL, 회로 수: 1, 비율-입력 : 출력: 3:3,
PLL: Yes, 주목적: T1/E1, 입력: Clock, 산출: Clock, 회로 수: 1, 비율-입력 : 출력: 2:3,
