PLL: Yes, 주목적: Ethernet, SONET/SDH, Stratum, 입력: Clock, 산출: Clock, 회로 수: 1, 비율-입력 : 출력: 3:4,
PLL: Yes, 주목적: SONET/SDH, 입력: CML, CMOS, LVDS, LVPECL, 산출: CMOS, LVPECL, 회로 수: 1, 비율-입력 : 출력: 3:2,
PLL: Yes, 주목적: Ethernet, Fibre Channel, SONET/SDH, 입력: LVCMOS, LVTTL, Crystal, 산출: LVCMOS, LVDS, LVPECL, 회로 수: 1, 비율-입력 : 출력: 3:10,
PLL: Yes, 주목적: 3G, Ethernet, SONET/SDH, 입력: LVCMOS, LVDS, LVPECL, 산출: LVPECL, 회로 수: 1, 비율-입력 : 출력: 2:2,
PLL: Yes, 주목적: Ethernet, 입력: LVCMOS, Crystal, 산출: LVCMOS, LVDS, 회로 수: 1, 비율-입력 : 출력: 1:8,
PLL: Yes, 주목적: Ethernet, 입력: LVCMOS, LVTTL, Crystal, 산출: LVCMOS, LVDS, LVTTL, 회로 수: 1, 비율-입력 : 출력: 1:10,
PLL: Yes, 주목적: Ethernet, SONET/SDH, Telecom, 입력: Clock, 산출: Clock, 회로 수: 1, 비율-입력 : 출력: 6:4,
PLL: Yes, 주목적: Ethernet, SONET/SDH, Stratum, 입력: LVCMOS, 산출: LVCMOS, LVPECL, 회로 수: 1, 비율-입력 : 출력: 13:12,
PLL: Yes, 주목적: SONET/SDH, Telecom, 입력: LVCMOS, 산출: LVCMOS, LVPECL, 회로 수: 1, 비율-입력 : 출력: 11:14,
PLL: Yes, 주목적: Ethernet, SONET/SDH, Telecom, 입력: Clock, 산출: Clock, 회로 수: 1, 비율-입력 : 출력: 1:3,
PLL: Yes, 주목적: SONET/SDH/PDH, 입력: CMOS, 산출: CML, CMOS, LVPECL, 회로 수: 1, 비율-입력 : 출력: 7:6,
PLL: Yes, 주목적: Ethernet, PCI Express (PCIe), 입력: Clock, Crystal, 산출: HCSL, LVCMOS, LVDS, LVPECL, 회로 수: 1, 비율-입력 : 출력: 2:3,
PLL: Yes, 주목적: Ethernet, 입력: LVCMOS, LVTTL, Crystal, 산출: LVCMOS, LVDS, LVTTL, 회로 수: 1, 비율-입력 : 출력: 1:9,
PLL: Yes, 주목적: SONET/SDH, Stratum, 입력: LVCMOS, 산출: LVCMOS, LVPECL, 회로 수: 1, 비율-입력 : 출력: 11:12,
PLL: Yes, 주목적: Ethernet, SONET/SDH, Stratum, 입력: Clock, 산출: Clock, 회로 수: 1, 비율-입력 : 출력: 13:14,
PLL: Yes, 주목적: Ethernet, SONET/SDH, 입력: LVCMOS, 산출: LVCMOS, LVPECL, 회로 수: 1, 비율-입력 : 출력: 11:11,
PLL: No, 주목적: Ethernet, Fibre Channel, Memory, PCI Express (PCIe), 입력: Clock, Crystal, 산출: LVCMOS, LVPECL, 회로 수: 1, 비율-입력 : 출력: 1:11,
PLL: Yes, 주목적: Ethernet, SONET/SDH, Telecom, 입력: LVCMOS, 산출: LVCMOS, 회로 수: 1, 비율-입력 : 출력: 11:10,
PLL: Yes, 주목적: SONET/SDH/PDH, Stratum, 입력: Clock, 산출: CMOS, LVDS, 회로 수: 1, 비율-입력 : 출력: 2:12,
PLL: Yes, 주목적: Ethernet, SONET/SDH, 입력: LVCMOS, LVTTL, Crystal, 산출: LVCMOS, LVPECL, 회로 수: 1, 비율-입력 : 출력: 2:4,
PLL: Yes, 주목적: Ethernet, SONET/SDH, Telecom, 입력: LVCMOS, 산출: LVCMOS, LVPECL, 회로 수: 1, 비율-입력 : 출력: 6:4,
PLL: Yes, 주목적: SONET/SDH, Telecom, 입력: LVCMOS, 산출: LVCMOS, LVPECL, 회로 수: 1, 비율-입력 : 출력: 6:5,
