PLL: Yes, 주목적: 3G, Ethernet, SONET/SDH, 입력: LVCMOS, LVDS, LVPECL, 산출: LVDS, 회로 수: 1, 비율-입력 : 출력: 2:2,
PLL: Yes, 주목적: SONET/SDH, 입력: CMOS, 산출: CML, CMOS, 회로 수: 2, 비율-입력 : 출력: 3:3,
PLL: Yes, 주목적: Ethernet, SONET/SDH, Telecom, 입력: LVCMOS, 산출: LVCMOS, 회로 수: 1, 비율-입력 : 출력: 11:10,
PLL: Yes, 주목적: Ethernet, 입력: Clock, 산출: Clock, 회로 수: 1, 비율-입력 : 출력: 1:2,
PLL: Yes, 주목적: Telecom, 입력: CML, CMOS, Crystal, 산출: CML, CMOS, 회로 수: 1, 비율-입력 : 출력: 4:3,
PLL: Yes, 주목적: Fibre Channel, Ethernet, SONET/SDH, 입력: CML, CMOS, Crystal, 산출: CML, CMOS, 회로 수: 1, 비율-입력 : 출력: 4:3,
PLL: Yes, 주목적: Ethernet, 입력: Crystal, 산출: LVCMOS, LVPECL, 회로 수: 1, 비율-입력 : 출력: 1:2,
PLL: Yes, 주목적: Ethernet, 입력: LVCMOS, Crystal, 산출: LVCMOS, 회로 수: 1, 비율-입력 : 출력: 4:1,
PLL: Yes, 주목적: Ethernet, 입력: LVCMOS, LVTTL, Crystal, 산출: LVCMOS, LVDS, LVTTL, 회로 수: 1, 비율-입력 : 출력: 1:9,
PLL: No, 주목적: SONET/SDH, DWDM, 입력: LVTTL, 산출: LVDS, LVPECL, 회로 수: 1, 비율-입력 : 출력: 1:2,
PLL: Yes, 주목적: Ethernet, 입력: LVCMOS, LVTTL, Crystal, 산출: LVCMOS, LVDS, LVTTL, 회로 수: 1, 비율-입력 : 출력: 1:10,
PLL: Yes, 주목적: 3G, Ethernet, SONET/SDH, 입력: LVCMOS, LVDS, LVPECL, 산출: HSTL, 회로 수: 1, 비율-입력 : 출력: 2:2,
PLL: Yes, 주목적: Ethernet, SONET/SDH, Stratum, Telecom, 입력: Clock, 산출: Clock, 회로 수: 1, 비율-입력 : 출력: 13:12,
PLL: Yes, 주목적: SONET/SDH, 입력: CML, CMOS, LVDS, LVPECL, 산출: CMOS, LVPECL, 회로 수: 1, 비율-입력 : 출력: 4:2,
PLL: Yes, 주목적: SONET/SDH, Stratum, 입력: CMOS, LVDS, LVPECL, TTL, 산출: CMOS, LVDS, TTL, 회로 수: 1, 비율-입력 : 출력: 14:11,
PLL: Yes, 주목적: Ethernet, SONET/SDH, 입력: Clock, 산출: Clock, 회로 수: 1, 비율-입력 : 출력: 1:13,
PLL: Yes, 주목적: Ethernet, 입력: LVCMOS, Crystal, 산출: LVCMOS, LVDS, 회로 수: 1, 비율-입력 : 출력: 1:8,
PLL: Yes, 주목적: Ethernet, 입력: Clock, 산출: Clock, 회로 수: 1, 비율-입력 : 출력: 2:6,
PLL: Yes, 주목적: Ethernet, 입력: Crystal, 산출: LVCMOS, LVDS, LVTTL, 회로 수: 1, 비율-입력 : 출력: 1:8,
PLL: Yes, 주목적: Ethernet, 입력: Clock, 산출: Clock, 회로 수: 1, 비율-입력 : 출력: 11:8,
PLL: Yes, 주목적: Ethernet, SONET/SDH, 입력: LVCMOS, LVTTL, Crystal, 산출: LVCMOS, LVPECL, 회로 수: 1, 비율-입력 : 출력: 2:4,
PLL: Yes, 주목적: Ethernet, Fibre Channel, SONET/SDH, 입력: LVCMOS, Crystal, 산출: LVCMOS, LVPECL, 회로 수: 1, 비율-입력 : 출력: 2:4,
PLL: Yes, 주목적: Ethernet, SONET, Stratum, 입력: Clock, 산출: Clock, 회로 수: 1, 비율-입력 : 출력: 11:8,
PLL: No, 주목적: Ethernet, Fibre Channel, Memory, PCI Express (PCIe), 입력: Clock, Crystal, 산출: LVCMOS, LVPECL, 회로 수: 1, 비율-입력 : 출력: 1:12,
