PLL: Yes, 주목적: Ethernet, SONET/SDH, 입력: CMOS, LVDS, PECL, 산출: CMOS, LVDS, PECL, 회로 수: 1, 비율-입력 : 출력: 4:4,
PLL: Yes, 주목적: Ethernet, SONET/SDH, Stratum, 입력: CMOS, LVDS, PECL, 산출: CMOS, LVDS, PECL, 회로 수: 1, 비율-입력 : 출력: 4:2,
PLL: Yes, 주목적: Ethernet, SONET/SDH, Stratum, 입력: CMOS, LVDS, PECL, 산출: CMOS, LVDS, PECL, 회로 수: 1, 비율-입력 : 출력: 6:10,
PLL: Yes, 주목적: Ethernet, PCI Express (PCIe), sRIO, 입력: LVCMOS, LVTTL, Crystal, 산출: HCSL, LVCMOS, LVTTL, 회로 수: 1, 비율-입력 : 출력: 2:12,
PLL: Yes, 주목적: Telecom, 입력: Clock, 산출: CMOS, LVDS, TTL, 회로 수: 1, 비율-입력 : 출력: 1:12,
PLL: Yes, 주목적: Stratum, 입력: CMOS, TTL, 산출: Clock, 회로 수: 1, 비율-입력 : 출력: 1:14,
PLL: Yes, 주목적: Video, 입력: LVCMOS, LVTTL, 산출: LVCMOS, LVTTL, 회로 수: 1, 비율-입력 : 출력: 2:1,
PLL: Yes, 주목적: Cavium Processor, 입력: LVCMOS, LVDS, LVPECL, LVTTL, SSTL, Crystal, 산출: LVCMOS, LVDS, LVPECL, LVTTL, 회로 수: 1, 비율-입력 : 출력: 2:10,
PLL: Yes, 주목적: Telecom, 입력: Clock, 산출: CMOS, LVDS, TTL, 회로 수: 1, 비율-입력 : 출력: 2:12,
PLL: Yes, 주목적: S-RIO 1.3, 2.0, 입력: LVCMOS, LVTTL, Crystal, 산출: HCSL, LVDS, 회로 수: 1, 비율-입력 : 출력: 2:4,
PLL: Yes, 주목적: Ethernet, SONET/SDH, 입력: CMOS, LVDS, PECL, 산출: CMOS, LVDS, PECL, 회로 수: 1, 비율-입력 : 출력: 6:6,
PLL: Yes, 주목적: PCI Express (PCIe), 입력: HCSL, LVDS, LVHSTL, LVPECL, SSTL, 산출: LVDS, 회로 수: 1, 비율-입력 : 출력: 1:1,
PLL: Yes, 주목적: PCI Express (PCIe), 입력: HCSL, LVDS, LVHSTL, LVPECL, SSTL, 산출: LVDS, 회로 수: 1, 비율-입력 : 출력: 1:3,
PLL: Yes, 주목적: Ethernet, PCI Express (PCIe), 입력: HCSL, LVDS, LVHSTL, LVPECL, M-LVDS, 산출: LVDS, LVPECL, 회로 수: 1, 비율-입력 : 출력: 2:4,
PLL: Yes, 주목적: PCI Express (PCIe), 입력: Crystal, 산출: HCSL, 회로 수: 1, 비율-입력 : 출력: 1:4,
PLL: Yes, 주목적: Ethernet, PCI Express (PCIe), 입력: HCSL, LVDS, LVHSTL, LVPECL, M-LVDS, 산출: HCSL, 회로 수: 1, 비율-입력 : 출력: 2:9,
PLL: Yes, 주목적: Ethernet, 입력: HCSL, LVDS, LVHSTL, LVPECL, SSTL, 산출: LVCMOS, LVTTL, 회로 수: 1, 비율-입력 : 출력: 1:1,
PLL: Yes, 주목적: Ethernet, PCI Express (PCIe), 입력: HCSL, LVDS, LVHSTL, LVPECL, M-LVDS, 산출: LVDS, LVPECL, 회로 수: 1, 비율-입력 : 출력: 1:8,
PLL: Yes, 주목적: STM-1, STM-4, 입력: LVPECL, 산출: LVPECL, 회로 수: 1, 비율-입력 : 출력: 1:2,
PLL: Yes, 주목적: STM-1, STM-4, 입력: LVDS, 산출: LVDS, 회로 수: 1, 비율-입력 : 출력: 1:2,
PLL: Yes, 주목적: PCI Express (PCIe), 입력: HCSL, LVDS, LVHSTL, LVPECL, SSTL, 산출: LVDS, 회로 수: 1, 비율-입력 : 출력: 1:4,
PLL: Yes, 주목적: PCI Express (PCIe), 입력: HCSL, LVDS, LVHSTL, LVPECL, Crystal, 산출: HCSL, 회로 수: 1, 비율-입력 : 출력: 2:4,
PLL: Yes, 주목적: PCI Express (PCIe), 입력: HCSL, LVDS, LVHSTL, LVPECL, SSTL, 산출: LVDS, 회로 수: 1, 비율-입력 : 출력: 1:5,
