PLL: Yes, 주목적: PCI Express (PCIe), 입력: Crystal, 산출: HCSL, LVCMOS, 회로 수: 1, 비율-입력 : 출력: 1:9,
PLL: Yes, 주목적: Freescale P10xx, P20xx Processors, 입력: Crystal, 산출: Clock, 회로 수: 1, 비율-입력 : 출력: 1:19,
PLL: No, 주목적: Ethernet, PCI Express (PCIe), 입력: LVCMOS, 산출: LVCMOS, 회로 수: 1, 비율-입력 : 출력: 1:4,
PLL: Yes, 주목적: Ethernet, SONET/SDH, Stratum, 입력: CMOS, LVDS, PECL, 산출: CMOS, LVDS, PECL, 회로 수: 1, 비율-입력 : 출력: 14:9,
PLL: Yes, 주목적: Ethernet, SONET/SDH, Stratum, 입력: CMOS, LVDS, PECL, 산출: CMOS, LVDS, PECL, 회로 수: 1, 비율-입력 : 출력: 2:4,
PLL: Yes, 주목적: Ethernet, SONET/SDH, Stratum, 입력: CMOS, LVDS, PECL, 산출: CMOS, LVDS, PECL, 회로 수: 1, 비율-입력 : 출력: 5:5,
PLL: Yes, 주목적: Ethernet, SONET/SDH, Stratum, 입력: CMOS, LVDS, PECL, 산출: CMOS, LVDS, PECL, 회로 수: 1, 비율-입력 : 출력: 6:6,
PLL: Yes, 주목적: Ethernet, SONET/SDH, Stratum, 입력: CMOS, LVDS, PECL, 산출: CMOS, LVDS, PECL, 회로 수: 1, 비율-입력 : 출력: 13:11,
PLL: Yes, 주목적: Ethernet, SONET/SDH, Stratum, 입력: LVCMOS, 산출: LVCMOS, LVDS, LVPECL, 회로 수: 1, 비율-입력 : 출력: 2:2,
PLL: Yes, 주목적: Ethernet, SONET/SDH, Stratum, T1/E1/OC3, 입력: Clock, 산출: CMOS, LVDS, TTL, 회로 수: 1, 비율-입력 : 출력: 2:12,
PLL: Yes, 주목적: Ethernet, SONET/SDH, Stratum, 입력: CMOS, LVDS, PECL, 산출: CMOS, LVDS, PECL, 회로 수: 1, 비율-입력 : 출력: 3:3,
PLL: Yes, 주목적: Ethernet, SONET/SDH, Stratum, 입력: CMOS, LVDS, PECL, 산출: CMOS, LVDS, PECL, 회로 수: 1, 비율-입력 : 출력: 9:9,
PLL: Yes, 주목적: Ethernet, SONET/SDH, 입력: CMOS, LVDS, PECL, 산출: CMOS, LVDS, PECL, 회로 수: 1, 비율-입력 : 출력: 6:6,
PLL: Yes, 주목적: Stratum, 입력: CMOS, TTL, 산출: Clock, 회로 수: 1, 비율-입력 : 출력: 2:14,
PLL: Yes, 주목적: Video, 입력: LVCMOS, LVTTL, 산출: LVCMOS, LVTTL, 회로 수: 1, 비율-입력 : 출력: 2:1,
PLL: Yes, 주목적: Ethernet, SONET/SDH, Stratum, 입력: CMOS, LVDS, PECL, 산출: CMOS, LVDS, PECL, 회로 수: 1, 비율-입력 : 출력: 6:10,