유형: Clock Generator, PLL: No, 입력: CML, LVPECL, SSTL, 산출: LVCMOS, LVTTL, 회로 수: 1, 비율-입력 : 출력: 1:10,
유형: Clock Multiplier, Zero Delay Buffer, PLL: Yes with Bypass, 입력: LVCMOS, LVTTL, 산출: LVCMOS, LVTTL, 회로 수: 1, 비율-입력 : 출력: 2:8,
유형: Clock Generator, PLL: Yes with Bypass, 입력: LVCMOS, LVTTL, Crystal, 산출: LVCMOS, LVTTL, 회로 수: 1, 비율-입력 : 출력: 2:16,
유형: Clock Multiplier, PLL: Yes with Bypass, 입력: HCSL, LVDS, LVHSTL, LVPECL, SSTL, 산출: LVDS, 회로 수: 1, 비율-입력 : 출력: 3:2,
유형: Clock Generator, PLL: Yes with Bypass, 입력: HCSL, LVDS, LVHSTL, LVPECL, SSTL, 산출: LVDS, 회로 수: 1, 비율-입력 : 출력: 2:5,
유형: Clock Generator, PLL: Yes with Bypass, 입력: HCSL, LVDS, LVHSTL, LVPECL, SSTL, 산출: LVDS, 회로 수: 1, 비율-입력 : 출력: 1:1,
유형: Clock Generator, PLL: No, 입력: HCSL, LVDS, LVHSTL, LVPECL, SSTL, 산출: LVDS, 회로 수: 1, 비율-입력 : 출력: 1:1,
유형: Zero Delay, Multiplier, Divider, PLL: Yes with Bypass, 입력: HCSL, LVDS, LVHSTL, LVPECL, SSTL, 산출: LVPECL, 회로 수: 1, 비율-입력 : 출력: 2:6,
유형: Clock Generator, PLL: Yes with Bypass, 입력: CML, LVPECL, SSTL, 산출: LVPECL, 회로 수: 1, 비율-입력 : 출력: 1:13,
유형: Clock Generator, PLL: Yes with Bypass, 입력: HCSL, LVCMOS, LVDS, LVHSTL, LVPECL, LVTTL, SSTL, 산출: LVPECL, 회로 수: 1, 비율-입력 : 출력: 2:14,
유형: Clock Generator, PLL: Yes with Bypass, 입력: HCSL, LVDS, LVHSTL, LVPECL, SSTL, 산출: LVPECL, 회로 수: 1, 비율-입력 : 출력: 1:2,
유형: Clock Generator, PLL: Yes with Bypass, 입력: Crystal, 산출: LVPECL, 회로 수: 1, 비율-입력 : 출력: 1:14,
유형: Clock Generator, PLL: No, 입력: HCSL, LVDS, LVHSTL, LVPECL, SSTL, 산출: LVPECL, 회로 수: 1, 비율-입력 : 출력: 2:4,
유형: Clock Generator, PLL: No, 입력: HCSL, LVDS, LVHSTL, LVPECL, SSTL, 산출: ECL, LVPECL, 회로 수: 1, 비율-입력 : 출력: 1:1,
유형: Clock Generator, PLL: No, 입력: CML, LVDS, LVPECL, SSTL, 산출: LVPECL, 회로 수: 1, 비율-입력 : 출력: 2:15,
유형: Clock Generator, PLL: Yes with Bypass, 입력: HCSL, LVDS, LVHSTL, LVPECL, SSTL, 산출: HSTL, 회로 수: 1, 비율-입력 : 출력: 1:1,
유형: Clock Generator, PLL: No, 입력: HCSL, LVDS, LVHSTL, LVPECL, SSTL, 산출: HCSL, LVCMOS, LVTTL, 회로 수: 1, 비율-입력 : 출력: 1:9,
유형: Clock Generator, PLL: No, 입력: HCSL, LVDS, LVHSTL, LVPECL, SSTL, 산출: HCSL, LVCMOS, LVTTL, 회로 수: 1, 비율-입력 : 출력: 1:7,
유형: Clock Generator, Fanout Distribution, Multiplexer, PLL: No, 입력: LVCMOS, LVTTL, 산출: LVCMOS, LVTTL, 회로 수: 1, 비율-입력 : 출력: 1:20,
유형: Clock Generator, Fanout Distribution, Multiplexer, PLL: No, 입력: LVCMOS, LVTTL, 산출: LVCMOS, 회로 수: 1, 비율-입력 : 출력: 1:20,
유형: Fanout Distribution, Jitter Attenuator, Multiplexer, Zero Delay Buffer, PLL: Yes with Bypass, 입력: CML, LVDS, LVPECL, SSTL, 산출: LVDS, 회로 수: 1, 비율-입력 : 출력: 2:4,
