PLL: No, 주목적: Ethernet, SONET/SDH/PDH, Telecom, 입력: CML, CMOS, LVDS, LVPECL, 산출: CML, CMOS, LVDS, LVPECL, 회로 수: 1, 비율-입력 : 출력: 2:2,
PLL: No, 주목적: Video Genlock, 입력: LVCMOS, LVTTL, Crystal, 산출: LVCMOS, LVDS, LVTTL, 회로 수: 1, 비율-입력 : 출력: 5:11,
