PLL: Yes, 주목적: Ethernet, 입력: Clock, 산출: CML, CMOS, LVDS, LVPECL, 회로 수: 1, 비율-입력 : 출력: 2:2,
PLL: Yes, 주목적: Ethernet, Fibre Channel, PCI Express (PCIe), Telecom, 입력: CML, CMOS, HCSL, HSCL, HSTL, LVDS, LVPECL, SSTL, Crystal, 산출: HCSL, HSTL, LVCMOS, LVDS, LVPECL, SSTL, 회로 수: 1, 비율-입력 : 출력: 4:4,
