PLL: Yes, 주목적: Ethernet, SONET/SDH, 입력: Clock, Crystal, 산출: CML, CMOS, LVDS, LVPECL, 회로 수: 1, 비율-입력 : 출력: 1:1,
PLL: Yes, 주목적: 3G, Ethernet, PCI, SONET/SDH, Wireless systems, 입력: Clock, 산출: CML, CMOS, LVDS, LVPECL, 회로 수: 1, 비율-입력 : 출력: 2:2,
