PLL: Yes, 주목적: Intel CPU Servers, 입력: Clock, 산출: LVCMOS, 회로 수: 1, 비율-입력 : 출력: 3:22,
PLL: Yes, 주목적: SONET/SDH, ATM applications, 입력: Clock, 산출: CML, 회로 수: 1, 비율-입력 : 출력: 1:2,
