PLL: Yes, 주목적: PCI Express (PCIe), Clock Generator, 산출: HCSL, 회로 수: 1, 비율-입력 : 출력: 0:2,
PLL: Yes, 주목적: PCI Express (PCIe), Clock Generator, 산출: HCSL, LVDS, 회로 수: 1, 비율-입력 : 출력: 0:2,
PLL: Yes, 주목적: PCI Express (PCIe), Clock Generator, 산출: HCSL, LVCMOS, 회로 수: 1, 비율-입력 : 출력: 0:2,
PLL: Yes, 주목적: PCI Express (PCIe), Clock Generator, 산출: HCSL, LVPECL, 회로 수: 1, 비율-입력 : 출력: 0:2,
PLL: Yes, 주목적: PCI Express (PCIe), Clock Generator, 입력: HCSL, 산출: HCSL, 회로 수: 1, 비율-입력 : 출력: 0:2,