PLL: Yes, 주목적: SONET/SDH, 입력: CML, 산출: CML, 회로 수: 1, 비율-입력 : 출력: 1:1,
PLL: Yes, 주목적: SONET/SDH, 입력: CML, 산출: CML, 회로 수: 1, 비율-입력 : 출력: 1:2,
PLL: Yes, 주목적: Ethernet, SONET/SDH, Stratum, 입력: CMOS, LVDS, LVPECL, 산출: CMOS, LVDS, LVPECL, 회로 수: 1, 비율-입력 : 출력: 1:1,
PLL: Yes, 주목적: GPON, BPON, GEPON, 입력: CML, 산출: LVDS, 회로 수: 1, 비율-입력 : 출력: 1:1,
PLL: Yes, 주목적: Ethernet, SONET/SDH, Stratum, 입력: CMOS, LVDS, 산출: HCSL, LVDS, LVPECL, 회로 수: 1, 비율-입력 : 출력: 4:4,
PLL: Yes, 주목적: Ethernet, SONET/SDH, Stratum, 입력: CMOS, LVDS, 산출: HCSL, LVDS, LVPECL, 회로 수: 1, 비율-입력 : 출력: 4:8,
PLL: Yes, 주목적: SONET/SDH, 입력: Clock, 산출: CML, 회로 수: 1, 비율-입력 : 출력: 1:2,
PLL: Yes, 주목적: Ethernet, SONET/SDH, Stratum, 입력: LVDS, LVPECL, 산출: CMOS, HSTL, LVDS, 회로 수: 1, 비율-입력 : 출력: 4:4,
PLL: Yes, 주목적: Ethernet, SONET/SDH, Stratum, 입력: CMOS, LVDS, LVPECL, 산출: CMOS, HSTL, LVDS, 회로 수: 1, 비율-입력 : 출력: 4:6,
PLL: Yes, 주목적: Ethernet, SONET/SDH, 입력: CMOS, LVDS, LVPECL, 산출: CMOS, HSTL, LVDS, 회로 수: 1, 비율-입력 : 출력: 2:2,
PLL: Yes, 주목적: SONET/SDH, 입력: CML, 산출: LVDS, 회로 수: 1, 비율-입력 : 출력: 1:2,
PLL: Yes, 주목적: Ethernet, SONET/SDH, Stratum, 입력: CMOS, LVDS, LVPECL, 산출: CMOS, HSTL, 회로 수: 1, 비율-입력 : 출력: 2:2,
PLL: Yes, 주목적: Ethernet, SONET/SDH, Stratum, 입력: CMOS, LVDS, LVPECL, 산출: CMOS, LVDS, LVPECL, 회로 수: 1, 비율-입력 : 출력: 2:2,
PLL: Yes, 주목적: DS-3, STS-1, 입력: ECL, 산출: ECL, 회로 수: 1, 비율-입력 : 출력: 1:2,
PLL: Yes, 주목적: SONET/SDH, STM, 입력: CML, 산출: CML, 회로 수: 1, 비율-입력 : 출력: 1:2,
PLL: Yes, 주목적: Ethernet, 입력: CML, 산출: CML, 회로 수: 1, 비율-입력 : 출력: 1:1,
PLL: Yes, 주목적: FMCW Radar, 입력: CMOS, 산출: Clock, 회로 수: 1, 비율-입력 : 출력: 2:1,
PLL: Yes, 주목적: Ethernet, Fibre Channel, SONET/SDH, 입력: CMOS, 산출: HSTL, LVCMOS, LVDS, LVPECL, 회로 수: 1, 비율-입력 : 출력: 2:14,
