PLL: Yes, 주목적: Ethernet, SONET/SDH, 입력: LVCMOS, LVPECL, LVTTL, 산출: LVCMOS, LVPECL, LVTTL, 회로 수: 1,
PLL: Yes with Bypass, 주목적: Ethernet, SONET/SDH, 입력: LVDS, LVPECL, 산출: LVDS, LVPECL, 회로 수: 1, 비율-입력 : 출력: 1:2,
PLL: Yes, 주목적: SONET/SDH, STS, STM, 입력: LVDS, LVPECL, 산출: LVDS, LVPECL, 회로 수: 1, 비율-입력 : 출력: 1:2,
PLL: Yes, 주목적: Ethernet, SONET/SDH, 입력: LVDS, LVPECL, 산출: LVDS, LVPECL, 회로 수: 1, 비율-입력 : 출력: 1:2,
PLL: Yes, 주목적: Ethernet (WAN), T1/E1, 입력: Clock, 산출: Clock, 회로 수: 1, 비율-입력 : 출력: 1:2,
PLL: No, 주목적: Telecom, 입력: Clock, 산출: Clock, 회로 수: 1, 비율-입력 : 출력: 1:2,
PLL: Yes, 주목적: Ethernet, SONET/SDH, 입력: Crystal, 산출: LVDS, 회로 수: 1, 비율-입력 : 출력: 1:1,
PLL: Yes with Bypass, 주목적: SONET/SDH, STS, STM, 입력: LVPECL, LVTTL, 산출: LVDS, LVPECL, 회로 수: 1, 비율-입력 : 출력: 1:3,
