PLL: Yes with Bypass, 입력: HCSL, LVDS, LVHSTL, LVPECL, Crystal, 산출: LVPECL, 회로 수: 1, 비율-입력 : 출력: 3:2,
PLL: Yes with Bypass, 입력: HCSL, LVDS, LVHSTL, LVPECL, Crystal, 산출: LVDS, 회로 수: 1, 비율-입력 : 출력: 3:2,
PLL: Yes with Bypass, 입력: HCSL, LVDS, LVHSTL, LVPECL, 산출: LVDS, 회로 수: 1, 비율-입력 : 출력: 2:2,
유형: Clock Generator, PLL: Yes with Bypass, 입력: HCSL, LVDS, LVHSTL, LVPECL, SSTL, 산출: LVPECL, 회로 수: 1, 비율-입력 : 출력: 2:5,
유형: Frequency Synthesizer, PLL: Yes with Bypass, 입력: Crystal, 산출: LVPECL, 회로 수: 1, 비율-입력 : 출력: 1:6,
유형: Frequency Synthesizer, PLL: Yes with Bypass, 입력: LVCMOS, LVTTL, Crystal, 산출: LVHSTL, 회로 수: 1, 비율-입력 : 출력: 2:2,
PLL: Yes with Bypass, 입력: Crystal, 산출: LVPECL, 회로 수: 1, 비율-입력 : 출력: 1:8,
유형: Frequency Synthesizer, PLL: Yes with Bypass, 입력: LVCMOS, LVTTL, Crystal, 산출: LVCMOS, LVPECL, LVTTL, 회로 수: 1, 비율-입력 : 출력: 3:2,
유형: Clock Generator, PLL: Yes with Bypass, 입력: HCSL, LVCMOS, LVDS, LVHSTL, LVPECL, LVTTL, SSTL, 산출: LVPECL, 회로 수: 1, 비율-입력 : 출력: 2:10,
PLL: Yes with Bypass, 입력: Crystal, 산출: LVDS, 회로 수: 1, 비율-입력 : 출력: 1:2,
유형: Clock/Frequency Synthesizer, Fanout Distribution, PLL: Yes with Bypass, 입력: Crystal, 산출: LVDS, 회로 수: 1, 비율-입력 : 출력: 1:6,
유형: Clock Generator, Fanout Distribution, Multiplexer, PLL: Yes with Bypass, 입력: LVCMOS, LVTTL, Crystal, 산출: HCSL, 회로 수: 1, 비율-입력 : 출력: 2:4,
유형: Frequency Synthesizer, PLL: Yes with Bypass, 입력: Crystal, 산출: LVPECL, 회로 수: 1, 비율-입력 : 출력: 1:2,
PLL: Yes with Bypass, 입력: Crystal, 산출: LVCMOS, LVPECL, 회로 수: 1, 비율-입력 : 출력: 1:8,
유형: Clock/Frequency Synthesizer, Clock Generator, PLL: Yes, 입력: Crystal, 산출: LVPECL, 회로 수: 1, 비율-입력 : 출력: 1:1,
유형: Clock Generator, Fanout Distribution, Multiplexer, Zero Delay Buffer, PLL: Yes with Bypass, 입력: HCSL, LVDS, LVHSTL, LVPECL, SSTL, 산출: LVCMOS, LVTTL, 회로 수: 1, 비율-입력 : 출력: 2:4,
PLL: Yes with Bypass, 입력: LVCMOS, LVTTL, Crystal, 산출: LVDS, 회로 수: 1, 비율-입력 : 출력: 2:4,
유형: Frequency Synthesizer, PLL: Yes with Bypass, 입력: HCSL, LVDS, LVHSTL, LVPECL, SSTL, 산출: LVPECL, 회로 수: 1, 비율-입력 : 출력: 1:2,
유형: Clock Generator, Fanout Distribution, Multiplexer, Zero Delay Buffer, PLL: Yes with Bypass, 입력: HCSL, HSTL, LVDS, LVPECL, SSTL, 산출: LVCMOS, LVTTL, 회로 수: 1, 비율-입력 : 출력: 1:2,
유형: Clock Generator, Fanout Distribution, Multiplexer, PLL: Yes with Bypass, 입력: LVCMOS, LVTTL, Crystal, 산출: HCSL, 회로 수: 1, 비율-입력 : 출력: 2:8,
유형: Jitter Attenuator, PLL: Yes, 입력: LVCMOS, LVDS, LVHSTL, LVPECL, Crystal, 산출: HCSL, LVCMOS, LVDS, LVPECL, 회로 수: 1, 비율-입력 : 출력: 2:4,
유형: Frequency Synthesizer, PLL: Yes, 입력: Crystal, 산출: LVPECL, 회로 수: 1, 비율-입력 : 출력: 1:2,
PLL: Yes with Bypass, 입력: LVDS, LVHSTL, LVPECL, SSTL, 산출: LVDS, 회로 수: 1, 비율-입력 : 출력: 1:2,
유형: Clock Generator, Fanout Distribution, Multiplexer, PLL: No, 입력: HCSL, LVCMOS, LVDS, LVHSTL, LVPECL, LVTTL, SSTL, 산출: LVCMOS, LVTTL, 회로 수: 1, 비율-입력 : 출력: 2:16,
