PLL: Yes, 주목적: Ethernet, ADM, DSLAM, SONET/SDH, Stratum, TDM, 입력: LVCMOS, 산출: LVCMOS, 회로 수: 1, 비율-입력 : 출력: 8:3,
PLL: No, 주목적: Stratum, 입력: TTL, 산출: TTL, 회로 수: 1, 비율-입력 : 출력: 2:1,
PLL: Yes, 주목적: Ethernet, ADM, DSLAM, SONET/SDH, Stratum, TDM, 입력: LVCMOS, 산출: LVCMOS, 회로 수: 1, 비율-입력 : 출력: 4:3,
PLL: No, 주목적: GPS, 입력: LVCMOS, 산출: LVCMOS, 회로 수: 1, 비율-입력 : 출력: 2:2,
PLL: Yes, 주목적: GPS, 입력: LVCMOS, 산출: CMOS, 회로 수: 1, 비율-입력 : 출력: 2:3,
PLL: Yes, 주목적: GPS, 입력: LVCMOS, 산출: LVCMOS, 회로 수: 1, 비율-입력 : 출력: 2:3,
PLL: Yes, 주목적: Ethernet, Stratum, 입력: Clock, 산출: Clock, 회로 수: 1, 비율-입력 : 출력: 2:2,
PLL: No, 주목적: GPS, WiMax, 입력: Clock, 산출: Clock, 회로 수: 1, 비율-입력 : 출력: 1:2,
